

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-95606

(P2016-95606A)

(43) 公開日 平成28年5月26日 (2016.5.26)

(51) Int. Cl.	F 1	テーマコード (参考)
<b>G 0 6 F 17/30 (2006.01)</b>	G 0 6 F 17/30 4 1 5	5 B 3 7 6
<b>G 0 6 F 9/445 (2006.01)</b>	G 0 6 F 9/06 6 1 0 A	
	G 0 6 F 17/30 1 1 0 B	

審査請求 未請求 請求項の数 8 O L (全 26 頁)

(21) 出願番号	特願2014-230387 (P2014-230387)	(71) 出願人	504133110 国立大学法人電気通信大学 東京都調布市調布ヶ丘一丁目5番地1
(22) 出願日	平成26年11月13日 (2014.11.13)	(74) 代理人	100121131 弁理士 西川 孝
		(74) 代理人	100082131 弁理士 稲本 義雄
		(72) 発明者	吉永 努 東京都調布市調布ヶ丘一丁目5番地1 国立大学法人電気通信大学内
		(72) 発明者	オゲ ヤースィン 東京都調布市調布ヶ丘一丁目5番地1 国立大学法人電気通信大学内

最終頁に続く


(54) 【発明の名称】 データ処理装置およびデータ処理方法、並びにプログラム

(57) 【要約】

【課題】リアルタイム性が要求されるデータ処理を、クエリの書き換えに対してインタラクティブに対応する。

【解決手段】リアルタイム性が要求されるデータ処理を行うデータ処理部の前段に設けられ、データ処理部におけるデータ処理に対して与えられるクエリ処理を行うクエリ処理部は、動的再構成可能な論理回路として設計されており、データ処理部がデータ処理を行う前段階で、補助処理部の基本的な環境設定を行う第1段階処理が実行され、データ処理部がデータ処理を行っている最中の段階で、補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第2段階処理とが実行される。本技術は、例えば、データストリーム処理を行うデータ処理装置に適用できる。

【選択図】 図2



**【特許請求の範囲】****【請求項 1】**

リアルタイム性が要求されるデータ処理を行うデータ処理部の前段に設けられる再構成可能な論理回路に実装され、前記データ処理部がデータ処理を行う際に必要となる補助的な処理を行う補助処理部と、

前記データ処理部がデータ処理を行う前の段階で、前記補助処理部の基本的な環境設定を行う第 1 段階処理、および、前記データ処理部がデータ処理を行っている最中の段階で、前記補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第 2 段階処理を実行する実装処理部と

を備えるデータ処理装置。

10

**【請求項 2】**

前記補助処理部は、前記データ処理部におけるデータ処理に対して与えられるクエリに対する処理を行うクエリ処理部である

請求項 1 に記載のデータ処理装置。

**【請求項 3】**

前記実装処理部は、前記第 1 段階処理において、静的なパラメータとして与えられたダブル幅および属性の数に基づいて、前記再構成可能な論理回路に前記クエリ処理部を実装する処理を行う

請求項 2 に記載のデータ処理装置。

**【請求項 4】**

前記実装処理部は、前記第 2 段階処理において、与えられたクエリを前記クエリ処理部に登録して実行可能な状態とする処理を行う

請求項 2 または 3 に記載のデータ処理装置。

20

**【請求項 5】**

前記クエリ処理部は、複数のコンフィギュラブルなハードウェアモジュールにより構成される

請求項 2 乃至 4 のいずれかに記載のデータ処理装置。

**【請求項 6】**

前記クエリ処理部は、データストリームに対するフィルタリング処理、グルーピング処理、ウィンドウ処理、および集約処理のうち、少なくともいずれか 1 つを含む処理を実行する

請求項 2 乃至 5 のいずれかに記載のデータ処理装置。

30

**【請求項 7】**

リアルタイム性が要求されるデータ処理を行うデータ処理部の前段に設けられる再構成可能な論理回路に実装され、前記データ処理部がデータ処理を行う際に必要となる補助的な処理を行う補助処理部と、

前記再構成可能な論理回路および前記補助処理部に対する処理を実行する実装処理部とを備えるデータ処理装置のデータ処理方法において、

前記データ処理部がデータ処理を行う前の段階で、前記補助処理部の基本的な環境設定を行う第 1 段階処理が実行され、

前記データ処理部がデータ処理を行っている最中の段階で、前記補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第 2 段階処理が実行される

ステップを含むデータ処理方法。

40

**【請求項 8】**

リアルタイム性が要求されるデータ処理を行うデータ処理部の前段に設けられる再構成可能な論理回路に実装され、前記データ処理部がデータ処理を行う際に必要となる補助的な処理を行う補助処理部と、

前記再構成可能な論理回路および前記補助処理部に対する処理を実行する実装処理部とを備えるデータ処理装置のプログラムにおいて、

前記データ処理部がデータ処理を行う前の段階で、前記補助処理部の基本的な環境設

50

定を行う第1段階処理が実行され、

前記データ処理部がデータ処理を行っている最中の段階で、前記補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第2段階処理が実行される

ステップを含む処理をコンピュータに実行させるプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、データ処理装置およびデータ処理方法、並びにプログラムに関し、特に、リアルタイム性が要求されるデータ処理の処理中にインタラクティブな対応を行うことができるデータ処理装置およびデータ処理方法、並びにプログラムに関する。

10

【背景技術】

【0002】

近年、大規模データ処理の分野において、データストリーム処理技術に対する必要性および注目度が非常に高まってきている。データストリーム処理とは、実世界の活動や業務などにより常時発生する大量の時系列データをリアルタイムに処理・分析する技術のことである。

【0003】

ここで、本明細書において、データストリーム処理で処理対象となるデータストリームとは、映像・音声ストリームのような論理的に継続する一つのデータではなく、それぞれが論理的に独立した大量の時系列データを示すものである。具体的には、金融アプリケーションにおける株価データ、ITシステムで発生する各種ログデータ、各種センサやRFID (Radio-Frequency Identification) デバイスなどから出力される数値データ、または、走行する車両や人などの位置情報が、データストリームとして例示される。なお、これらの例示に限定されることなく、それぞれが論理的に独立した大量の時系列データをデータストリーム処理の処理対象とすることができる。

20

【0004】

データストリーム処理は、当初、金融・証券分野を中心に利用されてきたが、最近では、多種大量な時系列データ（いわゆるビッグデータ）を扱う様々な分野で、リアルタイムな「価値」を効率的に抽出する技術として利用され始めている。そして、今後、大規模化し種類も増大するデータストリームに対して、低コストかつリアルタイムでデータストリーム処理を行う技術の重要度が増加することが想定される。

30

【0005】

例えば、非特許文献1では、データストリームに対する解析処理を簡単に扱うためのリアルタイムデータ処理基盤として、データストリーム管理システム (DSMS: Data Stream Management System) のアーキテクチャが開示されている。DSMSでは、非特許文献2に開示されている継続的クエリ（以下、単にクエリと称する）を用いてデータストリーム処理が実現される。一般に、DSMSでは、ユーザが簡単に記述できるSQLライクな宣言的言語でクエリが記述される。

【0006】

一般的に、データストリームの各データレコード（以下、タプルと呼ぶ）はDSMSに継続的に到着し続けるため、それらのタプルの総量は論理的には無限である。そのためDSMSでは、データストリームの終了を待つことなく、システムに到着し続けるタプルに対して最新10秒間などの時間幅もしくは最新10000件などのタプルの個数を指定し、データストリームの一部を切り出す「ウィンドウ」と呼ばれる概念が導入されている。ウィンドウ指定を含むクエリに関しては、非特許文献3に詳細に開示されている。

40

【0007】

また、非特許文献1に開示されているDSMSは、株価の変動や傾向をリアルタイムにモニタリングし、即座に売買を行う金融アプリケーションなど、高レートで発生するデータをリアルタイムに解析する様々なアプリケーションへの適用が期待されている。このようなアプリケーションでは、データストリームにおけるタプルの到着頻度が時に極めて高くな

50

り、大量のタプルが短時間内にバースト的に到着することがある。

【0008】

具体例として、非特許文献4が対象としている金融アプリケーションでは、ネットワークから到着する1秒間当たり数100万パケットのデータに対してマイクロ秒(μ秒)レベルの超高速なシステム応答性能が要求される。また、非特許文献4が対象としている金融応用などのアプリケーションでは、全ての入力タプルを反映した正確な計算結果が求められるため、サンプリングなどによる近似計算は許されない。

【0009】

このようなアプリケーションに対応するためには、連続的に到着するタプルに対して、取りこぼしなくクエリ処理を実行することが求められる。そのため、タプルの到着頻度が高い場合、連続的に到着するタプルを処理するために非常に高い計算能力が求められる。このような高い計算能力が要求される分野(例えば、金融・通信応用などの分野であるが、それらの分野に必ずしも限定されない)では、非特許文献1のように標準的なプロセッサの利用を前提とした場合、レイテンシ(latency)などの性能要件を満足することができないことがある。

10

【0010】

そこで、標準的なプロセッサでは実現困難な性能要求を満たす方法として、専用ハードウェアを活用することが有力な選択肢の1つとして挙げられる。専用ハードウェアでは、内部に搭載可能な多数の演算ユニットの並列動作により高い処理性能を得ることができる。また、近年では開発・製造コストの観点から、専用アーキテクチャをASIC(Application-Specific Integrated Circuit)として独自に生産するのではなく、FPGA(Field-Programmable Gate Array)を用いて実現する手法が積極的に採用されている。

20

【0011】

例えば、非特許文献4では、ユーザの所望するクエリをFPGA上に実現する方法が開示されている。具体的には、データストリーム処理を行うための基本要素をハードウェア記述言語(HDL:Hardware Description Language)ライブラリとして用意する。そして、ユーザによって与えられるクエリに応じて、データストリーム処理を行うための基本要素を組み合わせ、クエリ処理専用のハードウェアのHDLコードを自動的に生成する。非特許文献4に開示されている方法は、フィルタリングおよびスライディングウィンドウを用いた集約(aggregation)クエリに対応している。

30

【0012】

しかしながら、非特許文献4に開示されている方法には重大な欠点が2つ存在する。1つ目の欠点は、ウィンドウ指定を含む集約クエリにおいて、ウィンドウ幅とスライド幅の比率に応じてハードウェア・リソース使用量が増加してしまう点である。1つ目の欠点については、非特許文献5に開示されている方法をハードウェア設計に応用することによって解決することができる。具体的な解決方法は、非特許文献6に開示されている。

【0013】

また、非特許文献5に関連する既存技術として特許文献1が挙げられる。しかしながら、特許文献1に開示されている方法は標準的なプロセッサ上で動作するソフトウェアを前提とする点、および、専用ハードウェアとしての実現方法が考慮されない点において、非特許文献6に開示されている方法と異なる。

40

【0014】

そして、非特許文献4に開示されている方法の2つ目の欠点は、クエリのコンパイル時間と、論理回路の構成情報をFPGAへダウンロードする際に要する時間との合計が無視できないほど大きくなってしまいう点である。即ち、HDLからFPGA上で実行可能な回路情報を構成するには、論理合成と配置配線が必要であるため、ユーザによって与えられたクエリから大規模なHDLが生成された場合には、論理合成と配置配線に要する時間が増加してしまう。その結果、数時間以上のコンパイル時間が必要な場合がある。

【0015】

従って、非特許文献4に開示されている方法では、頻繁な新規クエリの登録や現在実行

50

中のクエリの書き換えなどに対応することは非常に困難である。言い換えると、非特許文献 4 に開示されている方法では、ユーザからの問い合わせ（クエリ）に対してインタラクティブに対応することができない。リアルタイム性が重視されるデータストリーム処理において、リアルタイムにインタラクティブな対応ができない点は大きな問題である。非特許文献 6 に開示されている方法も同様の問題点を抱えており、この 2 つ目の欠点を解決する方法は、これまでに実現されていない。また、非特許文献 7 には、ウィンドウ指定を含む集約クエリに関する技術が開示されている。

【先行技術文献】

【特許文献】

【0016】

【特許文献 1】特許第 5 3 3 7 4 4 7 号

【非特許文献】

【0017】

【非特許文献 1】Y. Ahmad and U. Cetintemel, "Data stream management architectures and prototypes," in Encyclopedia of Database Systems, L. Liu and M. T. Ozsu, Eds. Springer US, 2009, pp. 639-643.

【非特許文献 2】S. Babu, "Continuous query," in Encyclopedia of Database Systems, L. Liu and M. T. Ozsu, Eds. Springer US, 2009, pp. 492-493.

【非特許文献 3】W. G. Aref, "Window-based query processing," in Encyclopedia of Database Systems, L. Liu and M. T. Ozsu, Eds. Springer US, 2009, pp. 3533-3538.

【非特許文献 4】R. Mueller et al., "Streams on wires: a query compiler for FPGAs," 35th International Conference on Very Large Data Bases (VLDB), vol. 2(1), pp. 229-240, 2009.

【非特許文献 5】J. Li et al., "No pane, no gain: efficient evaluation of sliding-window aggregates over data streams," ACM SIGMOD Record, volume 34, issue 1, pp. 39-44, 2005.

【非特許文献 6】Y. Oge et al., "An Efficient and Scalable Implementation of Sliding-Window Aggregate Operator on FPGA," 1st International Symposium on Computing and Networking (CANDAR'13), pp.112-121, 2013.

【非特許文献 7】J. Li et al., "Semantics and evaluation techniques for window aggregates in data streams," 2005 ACM SIGMOD International Conference on Management of Data (SIGMOD), pp.311-322, 2005.

【発明の概要】

【発明が解決しようとする課題】

【0018】

上述したように、従来の技術においては、クエリの書き換えに対して、数時間以上のコンパイル時間が必要なことがあった。そのため、リアルタイム性が要求されるデータストリーム処理に対して、その処理中にインタラクティブな対応をすることは困難であった。

【0019】

本開示は、このような状況に鑑みてなされたものであり、リアルタイム性が要求されるデータ処理の処理中にインタラクティブな対応を行うことができるようにするものである。より具体的には、新規クエリの登録や、実行中のクエリの書き換え、実行中のクエリの削除など、与えられたクエリをクエリ処理部で実行可能な状態にするために必要な一連の処理を、ユーザからのリクエストに応じてランタイム時に動的に行うことができる。

【課題を解決するための手段】

【0020】

本開示の一側面のデータ処理装置は、リアルタイム性が要求されるデータ処理を行うデータ処理部の前段に設けられる再構成可能な論理回路に実装され、データ処理部がデータ処理を行う際に必要となる補助的な処理を行う補助処理部と、データ処理部がデータ処理を行う前の段階で、補助処理部の基本的な環境設定を行う第 1 段階処理、および、データ

10

20

30

40

50

処理部がデータ処理を行っている最中の段階で、補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第２段階処理を実行する実装処理部とを備える。

【 0 0 2 1 】

本開示の一側面のデータ処理方法またはプログラムは、リアルタイム性が要求されるデータ処理を行うデータ処理部の前段に設けられる再構成可能な論理回路に実装され、データ処理部がデータ処理を行う際に必要となる補助的な処理を行う補助処理部と、再構成可能な論理回路および補助処理部に対する処理を実行する実装処理部とを備えるデータ処理装置のデータ処理方法またはプログラムにおいて、データ処理部がデータ処理を行う前の段階で、補助処理部の基本的な環境設定を行う第１段階処理が実行され、データ処理部がデータ処理を行っている最中の段階で、補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第２段階処理が実行されるステップを含む。

10

【 0 0 2 2 】

本開示の一側面においては、データ処理部がデータ処理を行う前の段階で、補助処理部の基本的な環境設定を行う第１段階処理が実行され、データ処理部がデータ処理を行っている最中の段階で、補助処理部に対して継続的に与えられる要求に応じて環境設定を変更する第２段階処理が実行される。

【 発明の 効果 】

【 0 0 2 3 】

本開示の一側面によれば、リアルタイム性が要求されるデータ処理の処理中（いわゆるランタイム時）にインタラクティブな対応を行うことができる。

20

【 図面の 簡単な 説明 】

【 0 0 2 4 】

【 図 1 】 本技術を適用したデータストリーム管理システムの一実施の形態の構成例を示すブロック図である。

【 図 2 】 第１段階としてFPGAにCQPHを実装する処理と、第２段階としてCQPHに継続的クエリを登録する処理とについて説明する図である。

【 図 3 】 コンフィギュラブルなハードウェアモジュールの構成例を示すブロック図である。

【 図 4 】 クエリ処理部の構成例を示すブロック図である。

【 図 5 】 選択モジュールの構成例を示すブロック図である。

30

【 図 6 】 選択クエリの一例を示す図である。

【 図 7 】 選択モジュールの処理例を説明する図である。

【 図 8 】 選択モジュールの処理例を説明する図である。

【 図 9 】 選択モジュールの処理例を説明する図である。

【 図 1 0 】 グループ化モジュールの接続インタフェースの構成例を示すブロック図である。

【 図 1 1 】 スライディング・ウィンドウを伴う集約クエリの一例を示す図である。

【 図 1 2 】 グループ化モジュールの処理例を説明する図である。

【 図 1 3 】 グループ化モジュールの処理例を説明する図である。

【 図 1 4 】 グループ化モジュールの処理例を説明する図である。

40

【 図 1 5 】 ウィンドウ集約モジュールの処理例を説明する図である。

【 図 1 6 】 ウィンドウ集約モジュールの処理例を説明する図である。

【 図 1 7 】 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。

【 発明を実施するための 形態 】

【 0 0 2 5 】

以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。

【 0 0 2 6 】

< データストリーム管理システムの構成例 >

50

図 1 は、本技術を適用したデータストリーム管理システムの一実施の形態の構成例を示すブロック図である。

【 0 0 2 7 】

図 1 に示すように、データストリーム管理システム 1 は、FPGA (Field-Programmable Gate Array) 2、NIC (Network interface controller) 3、CQPH (Configurable Query Processing Hardware) 4、CPU (Central Processing Unit) 5、メモリ 6、記憶部 7、出力部 8、および実装処理部 9 を備えて構成される。データストリーム管理システム 1 は、例えば、それぞれが論理的に独立した大量の時系列データであるデータストリームに対して、リアルタイムにデータストリーム処理を行う。

【 0 0 2 8 】

FPGA 2 は、ユーザが自由にプログラミングすることができる再構成可能な論理回路であり、例えば、幅広い種類の固定型の計算モジュール、または、コンフィギュラブルな計算モジュールを実装することができる。図 1 に示す構成例では、NIC 3 および CQPH 4 が FPGA 2 に実装されており、物理ネットワークインタフェースが FPGA 2 に直接的に接続されている。

【 0 0 2 9 】

NIC 3 は、インターネットなどのネットワークを介した通信の制御を行い、データストリーム管理システム 1 において処理対象となるデータストリームを取得して、CQPH 4 に供給する。

【 0 0 3 0 】

CQPH 4 は、例えば、リレーショナルデータベースの操作を行うための言語の一つである SQL ベースの問い合わせ (クエリ) をワイヤスピードで実現する動的再構成可能なプログラマブルハードウェアであり、例えば、CPU 5 がデータ処理を行う際に必要となる補助的な処理としてクエリ処理を行う。例えば、ランタイム時にユーザによって与えられるクエリをコンパイルすることでクエリ構成情報が生成され、更にそのクエリ構成情報を CQPH 4 内部のクエリ処理専用回路 (例えば、図 4 のクエリ処理部 3 1) に動的に登録する。つまり、CQPH 4 内部に、クエリ構成情報に基づいてクエリ処理のための論理回路が構成される。そして、CQPH 4 は、NIC 3 から供給されるデータストリームに対してクエリ処理を行い、その処理後のデータストリームを CPU 5 に供給する。

【 0 0 3 1 】

CPU 5 は、CQPH 4 においてクエリ処理が行われたデータストリームに対して、リアルタイムにデータストリーム処理を行う。例えば、CPU 5 で実行されるデータストリーム処理は、金融・証券など様々な分野の用途に適したアプリケーションとして用意される。

【 0 0 3 2 】

メモリ 6 は、例えば、RAM (Random Access Memory) であり、CPU 5 がデータストリーム処理を行う際に必要となる各種のデータを適宜記憶する。

【 0 0 3 3 】

記憶部 7 は、例えば、ハードディスクなどの記憶装置であり、CPU 5 によりデータストリーム処理が行われた処理結果を記憶する。

【 0 0 3 4 】

出力部 8 は、例えば、CPU 5 によりデータ処理が行われた処理結果を外部に出力し、例えば、図示しない表示装置に処理結果を表示させたり、図示しない通信装置を介して送信したりする。

【 0 0 3 5 】

実装処理部 9 は、図 2 を参照して後述するように、FPGA 2 に CQPH 4 を実装する処理、および、CQPH 4 に継続的クエリを登録する処理を行う。例えば、実装処理部 9 は、図 2 に示すように、テンプレート処理部 (HDL Template of CQPH) 1 1、論理合成・配置配線処理部 (Synthesis and Place & Route) 1 2、クエリパーサ (Query Parser) 1 3、およびクエリコンパイラ (Query Compiler) 1 4 を有して構成される。

【 0 0 3 6 】

このように構成されるデータストリーム管理システム 1 では、ユーザによって与えられるクエリは、FPGA 2 の内部に実装されるCQPH 4 上にクエリプランとして登録される。そして、ネットワークから受信されたデータストリームは、NIC 3 を介して、CQPH 4 上に構成されたクエリプランに直接的に供給される。なお、図 1 に示すデータストリーム管理システム 1 では、ユーザクエリから出力タブルが生成された場合のみ、CPU 5 に割り込みが発生することになる。例えば、FPGA 2 は、DMA (Direct Memory Access) を使用して、メモリ 6 に出力タブルを書き込み、その後、新しいデータの到着についてCPU 5 に通知することができる。

【 0 0 3 7 】

このように、データストリーム管理システム 1 では、リアルタイムにデータストリーム処理を実行する基板に、コプロセッサ (副処理装置) としてCQPH 4 が設けられている。従って、CQPH 4 がクエリ処理を実行することによってCPU 5 の負荷を軽減することができるので、CPU 5 によるデータストリーム処理に要する時間を大幅に短縮することができる。

【 0 0 3 8 】

即ち、通常では、CPU 5 がクエリ処理を行っているのに対し、データストリーム管理システム 1 では、CQPH 4 が、CPU 5 に代わってクエリ処理を行うクエリオフロードエンジンとして機能する。例えば、データストリーム管理システム 1 では、連続して流れ続ける高速なデータストリームに対して、CQPH 4 が、フィルタリングおよびスライディングウィンドウを用いた集約 (aggregation) クエリを行う。このように、データストリーム管理システム 1 では、クエリ処理を行う専用ハードウェアとしてCQPH 4 を設けることによって、クエリ処理にかかる遅延時間を大幅に低減することができる。その結果、データストリーム管理システム 1 では、標準的なCPU 5 では実現困難なリアルタイム処理 (低遅延かつ高スループット) を実現することができる。

【 0 0 3 9 】

例えば、上述の非特許文献 4 が対象としている金融アプリケーションについて、データストリーム管理システム 1 では、約 9 0 % のデータがCQPH 4 において削減され、残りの 1 0 % のデータがCPU 5 において処理される。従って、データストリーム管理システム 1 では、CPU 5 の負荷が軽減する結果、データストリーム処理の全体的な性能の向上を図ることができる。

【 0 0 4 0 】

なお、データストリーム管理システム 1 では、例えば、FPGA 2 がCQPH 4 だけを実装するような構成を採用することができ、CPU 5 が、CQPH 4 の内部レジスタ (スレーブレジスタ) にデータストリームを直接的に書き込むようにしてもよい。または、CPU 5 が、CQPH 4 と共用するメモリ領域にデータストリームを予め用意してもよい。この構成では、CQPH 4 は、一般的なコプロセッサとして用いられ、CPU 5 が、CQPH 4 に作業要求を送信して処理が実行される。

【 0 0 4 1 】

次に、図 2 を参照して、FPGA 2 にCQPH 4 を実装する処理と、FPGA 2 に継続的クエリを登録する処理とについて説明する。

【 0 0 4 2 】

データストリーム管理システム 1 では、ユーザによって与えられるクエリに対してCQPH 4 がインタラクティブな対応を実現するために、2 段階のコンフィギュレーション・アプローチが採用される。即ち、第 1 段階では、図 2 の上側に示すように、FPGA 2 の静的なコンフィギュレーション (基本的な環境設定を行う処理) が行われ、第 2 段階では、図 2 の下側に示すように、FPGA 2 内部に実装されたCQPH 4 の動的なコンフィギュレーション (継続的に与えられる要求に応じて環境設定を変更する処理) が行われる。

【 0 0 4 3 】

例えば、CQPH 4 は、高度にパラメータ化されたHDLモデルとして設計されているため、特定のアプリケーションに最適化されたCQPHインスタンスを生成するためには、静的なコンフィギュレーション・パラメータが必要である。一般的なユーザは、最低限必要なコン

10

20

30

40

50

フィグレーション・パラメータとして、タブルのサイズ(タブル幅)や属性の数のようなアプリケーションに関連する基本的な情報を提供することができる。一方、ハードウェア設計のスキルを有するユーザは、CQPHテンプレートの設計に含まれるコンフィギュラブルなハードウェアモジュールの数を調整することにより、短時間に様々なアーキテクチャを試しながら、電力や性能、面積などのトレードオフを行うことができる。

【0044】

そして、CQPH4の実装は、通常のFPGA設計フローに従って行われる。

【0045】

まず、第1段階において、ユーザによって、タブル幅や属性の数などの静的なパラメータがテンプレート処理部11に供給される。テンプレート処理部11は、それらの静的なパラメータに基づいて論理回路の構成情報(VHDLコード)を生成し、その論理回路の構成情報を論理合成・配置配線処理部12に供給する。

10

【0046】

論理合成・配置配線処理部12は、標準的なFPGAツールチェーンであり、テンプレート処理部11において生成された論理回路の構成情報をFPGA2へダウンロードすることによって、FPGA2にCQPH4を実装する。

【0047】

なお、第1段階において行われる一連の処理は、ユーザがランタイムにクエリを実行する前に、一度だけ実施されるものである。そして、静的なコンフィギュレーション・プロセスを経てCQPH4が実装された後、第2段階が行われる。

20

【0048】

次に、第2段階において、ユーザによって、継続的クエリがクエリパーサ13に供給される。クエリパーサ13は、それらのクエリをパースし、クエリプランをクエリコンパイラ14に供給する。

【0049】

クエリコンパイラ14は、CQPH専用のクエリ構成情報を生成する専用コンパイラであり、クエリパーサ13から供給されるクエリプランに基づいてクエリをコンパイルする。クエリコンパイラ14によって生成されたクエリ構成情報は、コンフィギュレーションタブルと呼ばれる単位に分割された後、一連のコンフィギュレーションタブルが、CQPH4にストリーミング的に転送される。

30

【0050】

このように、データストリーム管理システム1では、CPU5がデータストリーム処理を行う前の段階でFPGA2にCQPH4を実装する第1段階の実装処理を実行するステップ(このステップでハードウェアの実装が完了)と、CPU5がデータストリーム処理を行っている最中の段階(ランタイム時)でFPGA2内部に実装されたCQPH4にクエリ構成情報を登録する第2段階の実装処理(コンフィギュラブルなハードウェアモジュール内部のコンフィギュレーション・レジスタの書き換えが行われる)を実行するステップとによってCQPH4にクエリが登録される。このように、CQPH4が、ランタイム時の動的なクエリの書き換えに柔軟に対応することで、ユーザによって与えられるクエリに対してインタラクティブに対応することができる。

40

【0051】

ところで、上述した非特許文献4に開示されているFPGAを用いたアプローチの欠点は、ランタイム時にユーザによって与えられたクエリをコンパイルする際に、クエリの規模に応じて論理合成や配置配線などに要する時間が大幅に増加してしまう点である。これに対し、クエリコンパイラ14は、クエリをコンパイルする際に論理合成や配置配線などの処理を必要としないため、CQPH4におけるクエリのコンパイル・プロセスは、非特許文献4に開示されている方法の制約を受けることはない。その結果、CQPH4は、ランタイム時にユーザによって与えられるクエリに対して、インタラクティブに対応するために不可欠な要素である高いフレキシビリティを提供することができる。

【0052】

50

また、CQPH 4 内部のクエリ処理専用回路のテンプレート・デザインは、数種類のコンフィギュラブルなハードウェアモジュールによって構成することができる。

【 0 0 5 3 】

図 3 には、CQPH 4 に構成されるコンフィギュラブルなハードウェアモジュールの構成例を示すブロック図と、その接続インタフェースが示されている。なお、図 3 に示す構成例は例示的なものであり、CQPH 4 に構成されるコンフィギュラブルなハードウェアモジュールは、図示される構成例に限定されるものではない。

【 0 0 5 4 】

図 3 に示すように、コンフィギュラブルなハードウェアモジュール 2 1 は、接続インタフェースとして、ビットフラグフィールド接続インタフェース 2 2 およびデータフィールド接続インタフェース 2 3 を有している。また、コンフィギュラブルなハードウェアモジュール 2 1 は、コンフィギュレーションデコーダ 2 4、コンフィギュレーションレジスタ 2 5、および、プログラマブルハードウェアブロック 2 6 を備えて構成される。

【 0 0 5 5 】

ビットフラグフィールド接続インタフェース 2 2 には、複数のフラグが格納されており、その一つはコンフィギュレーションフラグと称されるものである。ビットフラグフィールド接続インタフェース 2 2 に格納されるフラグ数およびデータフィールド幅は、図 2 を参照して上述した第 1 段階の静的なコンフィギュレーションを行う際に与えられるパラメータによって決定される。

【 0 0 5 6 】

データフィールド接続インタフェース 2 3 は、 $n$  ビット幅のデータを表す複数の配線としてみなされる。

【 0 0 5 7 】

また、CQPH 4 は、複数の種類からなる多数のハードウェアモジュール 2 1 によって構成され、ハードウェアモジュール 2 1 それぞれは、統一された接続インタフェースによって別のハードウェアモジュール 2 1 と接続される。例えば、直前のハードウェアモジュール 2 1 のコンフィギュレーションフラグがアサートされた場合、当該のハードウェアモジュール 2 1 のデータフィールドはクエリ構成情報の一部（すなわち、コンフィギュレーションタブル）としてみなされる。

【 0 0 5 8 】

各コンフィギュレーションタブルは、コンフィギュレーションデータフィールドおよびターゲット ID フィールドからなる 2 つの主要部分から構成されている。その名前が示すように、コンフィギュレーションデータフィールドは、特定のハードウェアモジュール 2 1 のクエリ構成情報を含む。ターゲット ID フィールドには、各ハードウェアモジュール 2 1 にあらかじめ割り当てられた固有の識別子（ID 番号）が含まれている。

【 0 0 5 9 】

コンフィギュレーションデコーダ 2 4 は、コンフィギュレーションタブルが与えられると、そのコンフィギュレーションタブルのターゲット ID フィールドが、コンフィギュレーションデコーダ 2 4 自身の ID 番号と一致するかどうかを評価する。

【 0 0 6 0 】

例えば、コンフィギュレーションデコーダ 2 4 は、与えられたコンフィギュレーションタブルのターゲット ID フィールドがコンフィギュレーションデコーダ 2 4 自身の ID 番号と一致する場合、そのコンフィギュレーションタブルに含まれるクエリ構成情報を取り出す。そして、コンフィギュレーションデコーダ 2 4 は、コンフィギュレーションタブルから取り出したクエリ構成情報をコンフィギュレーションレジスタ 2 5 に格納する。

【 0 0 6 1 】

一方、コンフィギュレーションデコーダ 2 4 は、与えられたコンフィギュレーションタブルのターゲット ID フィールドがコンフィギュレーションデコーダ 2 4 自身の ID 番号と一致しない場合、そのコンフィギュレーションタブルを単に次のハードウェアモジュール 2 1 に転送する。ここで、各ハードウェアモジュール 2 1 は、ランタイム時に単一のコンフ

10

20

30

40

50

ィギュレーションタプルによって、わずが1クロックサイクルで動的にコンフィギュレーション可能である。

【0062】

プログラマブルハードウェアブロック26は、コンフィギュレーションレジスタ25に格納されているクエリ構成情報を読み出して、そのクエリ構成情報に従った動作を行う。

【0063】

このように、ユーザはランタイム時に各ハードウェアモジュール21のコンフィギュレーションレジスタ25を動的に書き換えることができる。これにより、ユーザは、インタラクティブにハードウェアモジュール21内のプログラマブルハードウェアブロック26の動作を変更することができる。従って、ハードウェアモジュール21では、新しいクエリを追加したり、既存のクエリを変更または削除したりする際に要する時間を、上述の非特許文献4に開示されている方法と比較して無視できる程度まで短縮することができる。

10

【0064】

このようにコンフィギュラブルなハードウェアモジュール21は構成され、複数のコンフィギュラブルなハードウェアモジュール21によって、CQPH4のアーキテクチャが構成される。例えば、図1のデータストリーム管理システム1では、フィルタリング、グルーピング、およびウィンドウ指定を含む集約クエリに特化するように構成されたCQPH4のアーキテクチャが採用され、このようなCQPH4のアーキテクチャを、以下適宜、クエリ処理部と称する。

【0065】

<クエリ処理部の構成例>

次に、図4は、CQPH4のアーキテクチャにより実現されるクエリ処理部の構成例を示すブロック図である。

20

【0066】

図4に示すように、クエリ処理部31は、選択モジュール32、N個のグループ化モジュール33-1乃至33-N、N個のウィンドウ集約モジュール34-1乃至34-N、および統合モジュール35を備えて構成される。また、選択モジュール32、グループ化モジュール33-1乃至33-N、およびウィンドウ集約モジュール34-1乃至34-Nは、それぞれコンフィギュラブルなハードウェアモジュール21(図3)として実装され、以下適宜、それらをハードウェアモジュール21とも称する。

30

【0067】

なお、図4において、各ハードウェアモジュール21を接続する矢印は、それぞれのハードウェアモジュール21間におけるデータフローの方向を表している。また、CQPH4のアーキテクチャでは、クエリ処理部31を構成する各ハードウェアモジュール21はブッシュベースの処理モデルを採用しており、パイプライン的な動作を行うことができる。さらに、図4に示す各ハードウェアモジュール21は、1クロックサイクル毎に新しいタプルを受け入れることができ、例えば、ハードウェアモジュール21の内部における処理は、1クロックサイクルまたは数クロックサイクルで完了する。このように、クエリ処理部31は、複数のハードウェアモジュール21により構成されており、粗粒度および細粒度の並列性を有する計算処理を、並列に動作させることができる。

40

【0068】

選択モジュール32は、入力タプルに対してフィルタリング処理を行った後、フィルタをパスしたタプルをグループ化モジュール33-1に供給する。なお、選択モジュール32の構成およびフィルタリング処理については、図5乃至図9を参照して後述する。

【0069】

グループ化モジュール33-1乃至33-Nは、選択モジュール32においてフィルタリングされた入力タプルに対してグルーピング処理を行う。例えば、グループ化モジュール33-1は、グループ化モジュール33-1に設定されたグループの入力タプルをウィンドウ集約モジュール34-1に供給し、そのグループ以外の入力タプルをグループ化モジュール33-2に供給する。グループ化モジュール33-2は、グループ化モジュール

50

33-1と同様に、グループ化モジュール33-2に設定されたグループの入カタブルをウィンドウ集約モジュール34-2に供給し、そのグループ以外の入カタブルをグループ化モジュール33-3に供給する。以下同様の処理を、グループ化モジュール33-3からグループ化モジュール33-Nまで行うことにより、入カタブルがグループ化される。なお、グループ化モジュール33-1乃至33-Nによるグループ化処理については、図10乃至図14を参照して後述する。

【0070】

ウィンドウ集約モジュール34-1乃至34-Nは、グループ化モジュール33-1乃至33-Nによってグループ化された入カタブルごとに、入カタブルに対するウィンドウ処理および集約処理を行い、出力タブルを統合モジュール35に供給する。

10

【0071】

図示するように、ウィンドウ集約モジュール34-1乃至34-Nは、ペインレベルサブクエリ処理部41-1乃至41-N、ペインバッファ42-1乃至42-N、およびウィンドウレベルサブクエリ処理部43-1乃至43-Nを、それぞれ備えて構成される。即ち、ウィンドウ集約モジュール34-1は、ペインレベルサブクエリ処理部41-1、ペインバッファ42-1、およびウィンドウレベルサブクエリ処理部43-1が直列に接続されて構成される。また、ウィンドウ集約モジュール34-2は、ペインレベルサブクエリ処理部41-2、ペインバッファ42-2、およびウィンドウレベルサブクエリ処理部43-2が直列に接続されて構成される。以下同様に、ウィンドウ集約モジュール34-3乃至34-Nが構成される。なお、ウィンドウ集約モジュール34-1乃至34-Nによるウィンドウ処理および集約処理については、図15および図16を参照して後述する。

20

【0072】

統合モジュール35は、N個のFIFOバッファ44-1乃至44-Nを備えて構成され、ウィンドウ集約モジュール34-1乃至34-Nから供給されるN本の出力ストリームをバッファリングし、単一のストリームとして出力する。なお、統合モジュール35は、ランタイム時のコンフィギュラビリティを必要としないため、固定のハードウェアブロックとして実装される。具体的には、非特許文献4に開示されている方法を用いて統合モジュール35を実装することができる。

30

【0073】

< 選択モジュールの構成例 >

次に、図5は、図4の選択モジュール32の構成例を示すブロック図である。

【0074】

図5には、選択判断 (Selection Predicate) を行うモジュールの数が4に指定され、2分木構造の回路 (Boolean Expression Tree) の数が3に指定された場合の選択モジュール32が示されている。

【0075】

図5に示すように、選択モジュール32は、4つの選択判断モジュール61-1乃至61-4、4つのレジスタ62-1乃至62-4、9つのバイナリレデューサモジュール63-1乃至63-9、および、3つのレジスタ64-1乃至64-3を備えて構成される。また、選択判断モジュール61-1乃至61-4およびバイナリレデューサモジュール63-1乃至63-9は、それぞれコンフィギュラブルなハードウェアモジュール21 (図3) として実装される。

40

【0076】

図示するように、選択モジュール32では、複数のバイナリレデューサモジュール63を用いて2分木構造の回路が構成され、2分木構造の回路の最下位のノードの入力ポートにレジスタ62が接続される。図5の構成例では、バイナリレデューサモジュール63-1乃至63-3により第1の2分木構造の回路が構成され、バイナリレデューサモジュール63-4乃至63-6により第2の2分木構造の回路が構成され、バイナリレデューサモジュール63-7乃至63-9により第3の2分木構造の回路が構成されている。また

50

、選択モジュール32は、選択判断モジュール61-1乃至61-4の出力が、レジスタ62-1乃至62-4それぞれを通して、複数の2分木構造の回路によって共有されるように配線が設計されている。

【0077】

なお、複数のバイナリレデューサモジュール63により構成される2分木構造の回路のサイズは、選択判断モジュール61の数によって自動的に決定される。例えば、ユーザは、FPGA2の静的なコンフィギュレーション(図2の第1段階)を行う際に、選択判断モジュール61の数、および、複数のバイナリレデューサモジュール63により構成される2分木構造の回路の数を静的なパラメータとして自由に指定することができる。

【0078】

また、選択モジュール32では、選択判断モジュール61-1乃至61-4による処理結果がレジスタ62-1乃至61-4に保持される第1ステージと、バイナリレデューサモジュール63-1乃至63-9による処理結果がレジスタ64-1乃至64-3に保持される第2ステージとで処理が行われる。

【0079】

選択判断モジュール61-1乃至61-4の内部には、フィルタ条件を設定するための表式(SQLにおけるWHERE句)で指定されている条件判定を行うロジックが実装される。

【0080】

レジスタ62-1乃至62-4は、それぞれ選択判断モジュール61-1乃至61-4から出力される1ビットのフラグを保持し、出力する。

【0081】

バイナリレデューサモジュール63-1乃至63-9の内部には、2入力1出力のロジックが実装される。

【0082】

レジスタ64-1は、バイナリレデューサモジュール63-3から出力される1ビットのフラグを保持し、出力する。同様に、レジスタ64-2および64-3は、バイナリレデューサモジュール63-6および63-9それぞれから出力される1ビットのフラグを保持し、出力する。

【0083】

このように構成される選択モジュール32において、図6に示すような3つのクエリが選択モジュール32に順次登録された場合におけるフィルタリング処理について、図7乃至図9を参照して説明する。

【0084】

図6には、3つの属性から構成される入力ストリームS:<A、B、C>に対する単純な選択クエリの例が示されており、SQLライクなクエリではWHERE句を用いてフィルタの条件が指定されている。

【0085】

例えば、図6に示すクエリQ1を選択モジュール32に登録する場合、図7に示すように、選択判断モジュール61-1には、クエリQ1により指定されるフィルタ条件(A=1)が設定され、バイナリレデューサモジュール63-1および63-3にロジック(LEFT FT)が設定される。これにより、バイナリレデューサモジュール63-3からフラグ0が出力される構成となる。このとき、フラグ0がクエリQ1に対応する形となっている。

【0086】

また、図6に示すクエリQ1に続いて、図6に示すクエリQ2を登録する場合、図8に示すように、選択判断モジュール61-1の出力は、レジスタ62-1を通して、クエリQ1と共有される。従って、クエリQ1により既に指定されたフィルタ条件(A=1)を再設定する必要は無い。また、選択判断モジュール61-2には、クエリQ2により指定されるフィルタの条件(B>2)が設定され、バイナリレデューサモジュール63-4にロジック(AND)が設定され、バイナリレデューサモジュール63-6にロジック(LEFT)が設定される。これにより、バイナリレデューサモジュール63-3からフラグ0が出力

10

20

30

40

50

されるとともに、バイナリレデューサモジュール 63 - 6 からフラグ 1 が出力される構成となる。このとき、フラグ 0 がクエリ Q 1 に対応し、フラグ 1 がクエリ Q 2 に対応する形となっている。

【0087】

また、図 6 に示すクエリ Q 2 に続いて、図 6 に示すクエリ Q 3 を登録する場合、図 9 に示すように、選択判断モジュール 61 - 1 の出力は、レジスタ 62 - 1 を通してクエリ Q 1 および Q 2 と共有される。また、同様に、選択判断モジュール 61 - 2 の出力は、レジスタ 62 - 2 を通じてクエリ Q 1 およびクエリ Q 2 と共有される。

【0088】

さらに、選択判断モジュール 61 - 3 には、クエリ Q 3 により指定されるフィルタ条件 (C < 3) が設定され、バイナリレデューサモジュール 63 - 7 にロジック (OR) が設定され、バイナリレデューサモジュール 63 - 8 にロジック (LEFT) が設定され、バイナリレデューサモジュール 63 - 9 にロジック (AND) が設定される。これにより、バイナリレデューサモジュール 63 - 3 からフラグ 0 が出力され、バイナリレデューサモジュール 63 - 6 からフラグ 1 が出力されるとともに、バイナリレデューサモジュール 63 - 9 からフラグ 2 が出力される構成となる。このとき、フラグ 0 がクエリ Q 1 に対応し、フラグ 1 がクエリ Q 2 に対応し、フラグ 2 がクエリ Q 3 に対応する形となっている。

【0089】

以上のように、選択モジュール 32 では、コンフィギュラブルなハードウェアモジュール 21 により実装される選択判断モジュール 61 およびバイナリレデューサモジュール 63 によって、入力タプルに対するフィルタリング処理を行うことができる。

【0090】

<グループ化モジュールの構成例>

次に、図 10 は、図 4 のグループ化モジュール 33 の接続インタフェースの構成例を示すブロック図である。

【0091】

グループ化モジュール 33 は、選択モジュール 32 によるフィルタリングをパスした入力タプルに対してグルーピング処理を行う。

【0092】

図 10 には、直列的に接続される複数のグループ化モジュール 33 のうちの、n 番目のグループ化モジュール 33 [n]、グループ化モジュール 33 [n] の前段に配置されているグループ化モジュール 33 [n - 1]、および、グループ化モジュール 33 [n] の後段に配置されているグループ化モジュール 33 [n + 1] が示されている。

【0093】

例えば、ユーザは、FPGA 2 の静的なコンフィギュレーション (図 2 の第 1 段階) を行う際に、グループ化モジュール 33 のモジュール数を静的なパラメータとして自由に設定することができる。クエリ処理部 31 では、各グループ化モジュール 33 を、1 入力 2 出力のノードとしてみなすことができる。

【0094】

図 10 に示すように、グループ化モジュール 33 は、接続インタフェースとして、入力ポート 71 および 72、第 1 出力ポート 73 および 74、並びに、第 2 出力ポート 75 および 76 を備える。また、入力ポート 71、第 1 出力ポート 73、および第 2 出力ポート 75 は、ビットフラグ領域 (bit flag field) であり、入力ポート 72、第 1 出力ポート 74、および第 2 出力ポート 76 は、データ領域 (data field) である。

【0095】

図示するように、グループ化モジュール 33 [n] の入力ポート 71 および 72 は、グループ化モジュール 33 [n - 1] の第 1 出力ポート 73 および 74 にそれぞれ接続される。また、グループ化モジュール 33 [n] の第 1 出力ポート 73 および 74 は、グループ化モジュール 33 [n + 1] の入力ポート 71 および 72 にそれぞれ接続される。また、グループ化モジュール 33 [n] の第 2 出力ポート 75 および 76 は、ウィンドウ集約

10

20

30

40

50

モジュール 3 4 ( 図 4 ) に接続される。

【 0 0 9 6 】

なお、クエリ処理部 3 1 では、グループ化モジュール 3 3 - 1 乃至 3 3 - N によるグループピング処理を一種のルーティング問題として見なすため、ルーティング・ロジックを実装する必要がある。また、SQLライクなクエリでは、どの属性を対象にグループ化するかを指定するための表式 ( GROUP-BY 句 ) を用いてグループピングする属性を指定することができる。

【 0 0 9 7 】

図 1 1 には、3つの属性から構成される入力ストリーム bids : < item-id, bid-price, timestamp > に対する GROUP-BY 句を含む集約クエリの例が示されている。クエリ Q4 では、item-id 属性ごとにグループピング処理を行っており、timestamp 属性を用いてウィンドウ処理が行われている。図 1 1 に示す集約クエリでは、ウィンドウ幅 ( RANGE ) が 4 分として指定され、スライド幅 ( SLIDE ) が 1 分として指定されている。

10

【 0 0 9 8 】

なお、ウィンドウ指定を含む集約クエリに関しては、上述の非特許文献 7 に詳細に開示されており、図 1 1 のクエリ Q 4 のウィンドウは、非特許文献 7 に開示されている方法に従って定義されている。

【 0 0 9 9 】

図 1 2 乃至図 1 4 を参照して、4つのグループ化モジュール 3 3 - 1 乃至 3 3 - 4 によるグループピング処理の例について説明する。

20

【 0 1 0 0 】

まず、初期状態として、グループ化モジュール 3 3 - 1 乃至 3 3 - 4 いずれも、空レジスタには、「 1 」が設定されており、グループ・レジスタには、グループが設定されていないことを示す「 None 」が設定されている。

【 0 1 0 1 】

そして、第 1 ステップにおいて、グループ化モジュール 3 3 - 1 にグループ GR00 の入力タプルが供給されると、グループ化モジュール 3 3 - 1 の空レジスタには「 0 」が設定されるとともに、グループ化モジュール 3 3 - 1 のグループ・レジスタには「 GR00 」が設定される。

【 0 1 0 2 】

次に、第 2 ステップにおいて、グループ化モジュール 3 3 - 1 は、グループ GR00 の入力タプルをウィンドウ集約モジュール 3 4 - 1 ( 図 4 ) に供給する。また、このとき、次の入力タプルとして、グループ GR02 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

30

【 0 1 0 3 】

第 3 ステップにおいて、グループ化モジュール 3 3 - 1 は、自身に「 GR00 」が設定されているため、グループ GR02 の入力タプルをグループ化モジュール 3 3 - 2 に供給する。これにより、グループ化モジュール 3 3 - 2 の空レジスタには「 0 」が設定されるとともに、グループ化モジュール 3 3 - 2 のグループ・レジスタには「 GR02 」が設定される。また、このとき、次の入力タプルとして、グループ GR00 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

40

【 0 1 0 4 】

第 4 ステップにおいて、グループ化モジュール 3 3 - 1 は、自身に設定されているグループ GR00 の入力タプルをウィンドウ集約モジュール 3 4 - 1 に供給する。同様に、グループ化モジュール 3 3 - 2 は、自身に設定されているグループ GR02 の入力タプルをウィンドウ集約モジュール 3 4 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR01 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

【 0 1 0 5 】

次に、図 1 3 に示すように、第 5 ステップにおいて、グループ化モジュール 3 3 - 1 は、自身に「 GR00 」が設定されているため、グループ GR01 の入力タプルをグループ化モジュ

50

ール 3 3 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR02 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

【 0 1 0 6 】

第 6 ステップにおいて、グループ化モジュール 3 3 - 2 は、自身に「GR02」が設定されているため、グループ GR01 の入力タプルをグループ化モジュール 3 3 - 3 に供給する。これにより、グループ化モジュール 3 3 - 3 の空レジスタには「0」が設定されるとともに、グループ化モジュール 3 3 - 3 のグループ・レジスタには「GR01」が設定される。グループ化モジュール 3 3 - 1 は、グループ GR02 の入力タプルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR03 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

10

【 0 1 0 7 】

第 7 ステップにおいて、グループ化モジュール 3 3 - 2 は、自身に設定されているグループ GR02 の入力タプルをウィンドウ集約モジュール 3 4 - 2 に供給する。同様に、グループ化モジュール 3 3 - 3 は、自身に設定されているグループ GR01 の入力タプルをウィンドウ集約モジュール 3 4 - 3 に供給する。グループ化モジュール 3 3 - 1 は、グループ GR03 の入力タプルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR01 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

【 0 1 0 8 】

第 8 ステップにおいて、グループ化モジュール 3 3 - 2 は、グループ GR03 の入力タプルをグループ化モジュール 3 3 - 3 に供給し、グループ化モジュール 3 3 - 1 は、グループ GR01 の入力タプルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR00 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

20

【 0 1 0 9 】

第 9 ステップにおいて、グループ化モジュール 3 3 - 3 は、自身に「GR01」が設定されているため、グループ GR03 の入力タプルをグループ化モジュール 3 3 - 4 に供給する。これにより、グループ化モジュール 3 3 - 4 の空レジスタには「0」が設定されるとともに、グループ化モジュール 3 3 - 4 のグループ・レジスタには「GR03」が設定される。グループ化モジュール 3 3 - 2 は、グループ GR01 の入力タプルをグループ化モジュール 3 3 - 3 に供給し、グループ化モジュール 3 3 - 1 は、グループ GR00 の入力タプルをウィンドウ集約モジュール 3 4 - 1 に供給する。また、このとき、次の入力タプルとして、グループ GR02 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

30

【 0 1 1 0 】

このように、第 9 ステップまでに、グループ化モジュール 3 3 - 1 にはグループ GR00 が設定され、グループ化モジュール 3 3 - 2 にはグループ GR02 が設定され、グループ化モジュール 3 3 - 3 にはグループ GR01 が設定され、グループ化モジュール 3 3 - 4 にはグループ GR03 が設定される。

【 0 1 1 1 】

次に、図 1 4 に示すように、第 1 0 ステップにおいて、グループ化モジュール 3 3 - 4 は、自身に設定されているグループ GR03 の入力タプルをウィンドウ集約モジュール 3 4 - 4 に供給する。同様に、グループ化モジュール 3 3 - 3 は、自身に設定されているグループ GR01 の入力タプルをウィンドウ集約モジュール 3 4 - 3 に供給する。グループ化モジュール 3 3 - 1 は、グループ GR02 の入力タプルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR03 の入力タプルがグループ化モジュール 3 3 - 1 に供給される。

40

【 0 1 1 2 】

第 1 1 ステップにおいて、グループ化モジュール 3 3 - 2 は、自身に設定されているグループ GR02 の入力タプルをウィンドウ集約モジュール 3 4 - 2 に供給する。グループ化モジュール 3 3 - 1 は、グループ GR03 の入力タプルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タプルとして、グループ GR01 の入力タプルがグループ化

50

モジュール 3 3 - 1 に供給される。

【 0 1 1 3 】

第 1 2 ステップにおいて、グループ化モジュール 3 3 - 2 は、グループ GR03 の入力タブルをグループ化モジュール 3 3 - 3 に供給し、グループ化モジュール 3 3 - 1 は、グループ GR01 の入力タブルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タブルとして、グループ GR02 の入力タブルがグループ化モジュール 3 3 - 1 に供給される。

【 0 1 1 4 】

第 1 3 ステップにおいて、グループ化モジュール 3 3 - 3 は、グループ GR03 の入力タブルをグループ化モジュール 3 3 - 4 に供給し、グループ化モジュール 3 3 - 2 は、グループ GR01 の入力タブルをグループ化モジュール 3 3 - 3 に供給する。また、グループ化モジュール 3 3 - 1 は、グループ GR02 の入力タブルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タブルとして、グループ GR03 の入力タブルがグループ化モジュール 3 3 - 1 に供給される。

【 0 1 1 5 】

第 1 4 ステップにおいて、グループ化モジュール 3 3 - 4 は、グループ GR03 の入力タブルをウィンドウ集約モジュール 3 4 - 4 に供給し、グループ化モジュール 3 3 - 3 は、グループ GR01 の入力タブルをウィンドウ集約モジュール 3 4 - 3 に供給する。同様に、グループ化モジュール 3 3 - 2 は、グループ GR02 の入力タブルをウィンドウ集約モジュール 3 4 - 2 に供給する。また、グループ化モジュール 3 3 - 1 は、グループ GR03 の入力タブルをグループ化モジュール 3 3 - 2 に供給する。また、このとき、次の入力タブルとして、グループ GR00 の入力タブルがグループ化モジュール 3 3 - 1 に供給される。

【 0 1 1 6 】

以上のように、グループ化モジュール 3 3 は、自身にグループが設定されていないときに供給される入力タブルのグループを設定する。そして、グループ化モジュール 3 3 は、自身に設定されたグループの入力タブルをウィンドウ集約モジュール 3 4 に供給し、自身に設定されていないグループの入力タブルを次のグループ化モジュール 3 3 に供給する。これにより、複数のグループ化モジュール 3 3 によるグループング処理が行われる。

【 0 1 1 7 】

< ウィンドウ集約モジュール 3 4 における処理例 >

次に、図 1 5 および図 1 6 を参照して、図 4 のウィンドウ集約モジュール 3 4 の処理例について説明する。

【 0 1 1 8 】

例えば、図 1 5 に示す例では、左側から右側に向かって経過する時刻 time が示されており、ウィンドウ幅 (Range) が 3 分として指定され、スライド幅 (Slide) が 1 分として指定されている。これに応じ、ペインレベルサブクエリ処理部 4 1 は、グループ化モジュール 3 3 から供給されるタブルを、「ペイン」と呼ばれる 1 分ごとの間隔 (サブ・ウィンドウ) に区切って集約計算を実行する。また、ペインレベルサブクエリ処理部 4 1 は、前述の集約計算の結果をペインバッファ 4 2 に保持させる。そして、ウィンドウレベルサブクエリ処理部 4 3 は、ペインバッファ 4 2 にペイン単位で保持されている中間結果を読み込み、ウィンドウ単位の集約計算を実行する。

【 0 1 1 9 】

例えば、図 1 6 には、ウィンドウ集約モジュール 3 4 が、ウィンドウ幅 (Range) が 3 分として指定され、スライド幅 (Slide) が 1 分として指定されているウィンドウから属性 x の最大値を見つけて出力する処理の例が示されている。なお、図 1 6 に示されている例では、各ウィンドウの終了時刻が、出力タブルのタイムスタンプとして定義されているものとする。例えば、時刻 time1 から時刻 time3 までのウィンドウ 0 では、時刻 time1 における属性 x : 7 が最大値として出力される。また、時刻 time2 から時刻 time4 までのウィンドウ 1 では、時刻 time4 における属性 x : 6 が最大値として出力され、時刻 time3 から時刻 time5 までのウィンドウ 2 では、時刻 time5 における属性 x : 9 が最大値として出力され

10

20

30

40

50

る。

【0120】

このように、ウィンドウ集約モジュール34では、入力タプルに対するウィンドウ処理および集約処理を行うことができる。

【0121】

ここで、ウィンドウ集約モジュール34の実装について説明する。図4を参照して上述したように、ウィンドウ集約モジュール34は、ペインレベルサブクエリ処理部41、ペインバッファ42、およびウィンドウレベルサブクエリ処理部43を備えて構成される。

【0122】

初めに、例えば、非特許文献6に開示されているPLQ Control ModuleおよびPLQ Aggregate Moduleを、図3のコンフィギュラブルなハードウェアモジュール21として実装し、組み合わせることによりペインレベルサブクエリ処理部41を実現する。次に、非特許文献6に開示されているPane Bufferの実装方法を用いて、ペインバッファ42を実現する。最後に、非特許文献6に開示されているWLQ Control Module及びWLQ Aggregate Moduleを、図3のコンフィギュラブルなハードウェアモジュール21として実装し、組み合わせることによりウィンドウレベルサブクエリ処理部43を実現する。なお、ユーザによって与えられるウィンドウ指定を含む集約クエリからPLQ Control ModuleおよびPLQ Aggregate Module、並びに、WLQ Control ModuleおよびWLQ Aggregate Moduleを実装する方法は、非特許文献6に開示されている。

10

【0123】

そして、クエリ処理部31において、ペインレベルサブクエリ処理部41、ペインバッファ42、およびウィンドウレベルサブクエリ処理部43は、1つのアグリゲーション・パイプラインとして動作する。図4に示したように、クエリ処理部31は、複数(N本)のアグリゲーション・パイプラインを有する。

20

【0124】

また、ウィンドウ集約モジュール34は、完全に独立して動作することが可能である。これにより、クエリ処理部31は、複数クエリを完全に並列実行することに対応している。例えば、ユーザは、FPGA2の静的なコンフィギュレーション(図2の第1段階)を行う際に、ウィンドウ集約モジュール34の数を静的なパラメータとして自由に指定することができる。このように、非特許文献6に開示されている方法を応用することによって、ウィンドウ指定を含む集約クエリにおいて、ウィンドウ幅およびスライド幅の比率に応じてハードウェア・リソース使用量が増加してしまう問題を解決することができる。

30

【0125】

以上のように、CQPH4のアーキテクチャにより実現されるクエリ処理部31は、クエリ処理部31を構成する各モジュール(図4に示すブロック)を、それぞれコンフィギュラブルなハードウェアモジュール21として実装することができる。これにより、クエリ処理部31は、ランタイム時にユーザによって与えられるクエリに対してインタラクティブに対応することができる。従って、このようなCQPH4を備えるデータストリーム管理システム1は、上述した非特許文献4に開示されている方法に関する2つの重大な欠点を同時に解決することができる。

40

【0126】

なお、本実施の形態では、説明の簡易化のため図4に示したクエリ処理部31を一例としたが、CQPH4の実現手法を用いて実装可能なアーキテクチャはクエリ処理部31に限定されるものではなく、本技術は、様々な処理に適用することができる。また、CQPH4のアーキテクチャにおける処理対象として、ストリームデータ以外の様々な形式のデータを用いることができる。さらに、本実施の形態では、説明の簡易化のためにFPGAを用いた実施形態を一例として説明したが、本技術は、FPGAを用いたものに限定されることはない。

【0127】

また、本明細書において、「コプロセッサ」という用語は、電子計算機システムにおいてCPU(主処理装置)の補助を行い、計算機の性能向上、計算機の省電力化、計算機の工

50

エネルギー消費性能の向上など（ただしこれらに限定されない）に寄与する事を目的とした装置の事である。コプロセッサによって実行されるタスクの範囲は、コプロセッサのアーキテクチャに応じて、固定とすることも、可変とすることもできる。

【0128】

また、再構成可能コプロセッサアーキテクチャの例には、幅広い種類の固定型、またはコンフィギュラブルな計算モジュールを実装するように再構成され得るFPGA（Field-Programmable Gate Array）などの再構成可能な論理回路が含まれる。コプロセッサの接続形態としては、SoC（System-on-a-chip）などで見られるような1つの半導体チップ上に直接組み込む方式や、CPU直結型の接続方式、主記憶共有型の接続方式、各種I/Oデバイスと密結合された接続方式、システムバスや入出力バスなどのデータ転送経路上に直接組み込む方式などが含まれる（ただし、これらに限定されるものではない）。

10

【0129】

さらに、DSMSなどのリアルタイムデータ処理基盤におけるコプロセッサとしての利用は、単なる例示的なものであり、本実施の形態は、これに限定されるものではない。また、本技術によって可能とされる高性能のデータストリーム処理には、無数の有用な用途がある。本発明の実施形態は次のものを含む（ただし、これらに限定されるものではない）。

【0130】

即ち、各種センサ、組み込み機器、モバイルデバイスなど、データストリームの発生源におけるコプロセッサとしての利用を含む。また、セマンティックルータなど、データストリームの中継装置におけるコプロセッサとしての利用を含む。また、リレーショナルデータベースにおける選択演算や多次元分析に基づくOLAP（Online Analytical Processing）における集約処理など（ただし必ずしもこれらに限定されない）ストリーミング的に処理できる計算のハードウェア・アクセラレーションを含む。さらに、その他ストリーミング的な処理を行う特定のアプリケーションに特化したアプライアンス製品の一構成要素としての利用を含む。なお、本技術の具体的な実施の形態、CQPHの実現手法、及びCQPHのアーキテクチャについては、上述した説明及び図面を考察すれば当業者には明らかである。

20

【0131】

また、本明細書によって開示された方法では、コンフィギュレーションレジスタの数及びサイズ、並びにプログラマブルなハードウェアブロック内部のロジックに一切制約を設けていない点に留意すべきである。従って、本技術によって開示された方法の幅広い応用が期待される。

30

【0132】

例えば、本実施の形態の一変形例として、プログラマブルなハードウェアブロック内部に、より複雑なロジックを実装し、複数のコンフィギュレーションタプルを用いて複数クロックサイクルでコンフィギュレーションレジスタを書き換えてもよい。また、この場合、コンフィギュレーションレジスタのコピーを複数用意し異なるクエリ構成情報をあらかじめ書き込んでおくことによって、ランタイム時により高速にプログラマブルなハードウェアブロックの動作を切り替えることが可能となる。

【0133】

さらに、本明細書において例と説明している技術は、本明細書において具体的には開示しない、任意の1つまたは複数の要素、あるいは1つまたは複数の限定事項がなくても実施可能である。また、本明細書において使用している用語及び表現は、説明のための用語として使用され、限定のための用語として使用されておらず、特許請求の範囲に記載される本技術の範囲において、さまざまな変更が可能であると理解される。従って、当業者であれば、本明細書に開示する方法について変更及び変形を行うことが可能であり、そのような変更及び変形は、特許請求の範囲に包含されると考えられることを理解されたい。

40

【0134】

なお、上述した一連の処理（FPGA 2 にCQPH 4 を実装する処理、および、CQPH4 にユーザによって与えられるクエリを登録するための処理）は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアによ

50

り実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラムが記録されたプログラム記録媒体からインストールされる。

【0135】

図17は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

【0136】

コンピュータにおいて、CPU (Central Processing Unit) 101、ROM (Read Only Memory) 102、RAM (Random Access Memory) 103は、バス104により相互に接続されている。

10

【0137】

バス104には、さらに、入出力インタフェース105が接続されている。入出力インタフェース105には、キーボード、マウス、マイクロホンなどよりなる入力部106、ディスプレイ、スピーカなどよりなる出力部107、ハードディスクや不揮発性のメモリなどよりなる記憶部108、ネットワークインタフェースなどよりなる通信部109、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア111を駆動するドライブ110が接続されている。

【0138】

以上のように構成されるコンピュータでは、CPU101が、例えば、記憶部108に記憶されているプログラムを、入出力インタフェース105及びバス104を介して、RAM103にロードして実行することにより、上述した一連の処理が行われる。

20

【0139】

コンピュータ (CPU101) が実行するプログラムは、例えば、磁気ディスク (フレキシブルディスクを含む)、光ディスク (CD-ROM (Compact Disc-Read Only Memory)、DVD (Digital Versatile Disc) 等)、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア111に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。

【0140】

そして、プログラムは、リムーバブルメディア111をドライブ110に装着することにより、入出力インタフェース105を介して、記憶部108にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部109で受信し、記憶部108にインストールすることができる。その他、プログラムは、ROM102や記憶部108に、あらかじめインストールしておくことができる。

30

【0141】

なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

【符号の説明】

【0142】


1 データストリーム管理システム、 2 FPGA、 3 NIC、 4 CQPH、 5 CPU、 6 メモリ、 7 記憶部、 8 出力部、 11 テンプレート処理部、 12 論理合成・配置配線処理部、 13 クエリパーサ、 14 クエリコンパイラ、 21 ハードウェアモジュール、 22 ビットフラグフィールド接続インタフェース、 23 データフィールド接続インタフェース、 24 コンフィギュレーションデコーダ、 25 コンフィギュレーションレジスタ、 26 プログラマブルハードウェアブロック、 31 クエリ処理部、 32 選択モジュール、 33 - 1乃至33 - N グループ化モジュール、 34 - 1乃至34 - N ウィンドウ集約モジュール、 35 統合モジュール、 41 - 1乃至41 - N ペインレベルサブクエリ処理部、 42 - 1乃至42 - N ペインバッファ、 43 - 1乃至43 - N ウィンドウレベルサブクエリ処理部

40


50

、 44 - 1 乃至 44 - N FIFOバッファ、 61 - 1 乃至 61 - 4 選択判断モジュール、 62 - 1 乃至 62 - 4 レジスタ、 63 - 1 乃至 63 - 9 バイナリレデューサモジュール、 64 - 1 乃至 64 - 3 レジスタ、 71 および 72 入力ポート、 73 および 74 第1出力ポート、 75 および 76 第2出力ポート

【図1】  
図1



【図2】  
図2




第1段階: FPGAにCOPHを実装する処理

第2段階: COPHに継続的クエリを登録する処理


【図3】

図3




【図4】

図4



【図5】

図5



【図6】

図6

クエリ01	クエリ02	クエリ03
SELECT * FROM S WHERE A=1	SELECT * FROM S WHERE A=1 AND B>2	SELECT * FROM S WHERE (A=1 OR B>2) AND C<3



【 図 1 1 】

図11


```

クエリQ4
SELECT item-id, max(bid-price), timestamp
FROM bids [RANGE 4 minutes
SLIDE 1 minute
WATTR timestamp]
WHERE item-id >= 1 AND item-id <= 10
GROUP BY item-id

```


【 図 1 2 】

図12




【 図 1 3 】

図13




【 図 1 4 】


図14




【 図 15 】  
図15



【 図 16 】  
図16



【 図 17 】  
図17



---

フロントページの続き

(72)発明者 吉見 真聡

東京都調布市調布ヶ丘一丁目5番地1 国立大学法人電気通信大学内

(72)発明者 入江 英嗣

東京都調布市調布ヶ丘一丁目5番地1 国立大学法人電気通信大学内

Fターム(参考) 5B376 AA11 FA21